MIPS nutzt Siemens FPGA für RISC

Apr 18, 2023

Im Rahmen der Zusammenarbeit nutzt MIPS die Siemens Veloce proFPGA-Plattform, um MIPS-Kerne, einschließlich des eVocore P8700, zu demonstrieren. Der Kern, der erste Out-of-Order-Prozessor (OoO) mit kohärenter Multi-Thread-, Multi-Core- und Multi-Cluster-Skalierbarkeit, wurde bereits für Anwendungen wie autonomes Fahren und fortschrittliche Fahrerassistenzsysteme (ADAS) eingesetzt.

Durch den Betrieb der RISC-V-CPUs auf der proFPGA-Plattform können Entwickler ihre Endsysteme vor dem Silizium validieren. Kunden können ihre benutzerdefinierte Logik und Beschleuniger hinzufügen und ihr System-on-Chip (SoC) für optimale Funktionalität validieren. Darüber hinaus bietet die Veloce proFPGA-Plattform von Siemens den Softwareteams der Kunden vollständigen Zugriff auf das Prototyping-Hardwaresystem, die Softwaretools und die Debug-Trace-Hooks der Plattform und ermöglicht so eine frühzeitige Softwareentwicklung und Hardware-Software-Codesign.

„Da immer mehr SoC-Designer für ihre zukünftigen Designs auf RISC-V umsteigen, sehen wir ein zunehmendes Interesse an unseren eVocore-Prozessoren aufgrund der unübertroffenen Skalierbarkeit, die sie bieten“, sagte Desi Banatao, CEO von MIPS. „Wir freuen uns über die Zusammenarbeit mit Siemens, damit unsere Kunden von allen Funktionen und Tools unseres erstklassigen eVocore P8700 sowie der skalierbaren Kapazität und Flexibilität der Veloce proFPGA-Plattform von Siemens profitieren können.“

Entwickler können mit dem P8700 auch ihre eigenen Beschleuniger zu Systemen hinzufügen und dabei die Kohärenz mit bis zu 64 Clustern und 8 Kernen pro Cluster und 2 Threads pro Kern aufrechterhalten.

Der Desktop-FPGA-Prototyp kann mit verschiedenen Arten von Workloads verwendet werden, mit integrierten Prüfständen und In-Circuit-Verbindungen zu externer Hardware wie Ethernet-Generatoren oder PCI-Express-Bussen. Dadurch kann MIPS mehrere Konfigurationen unterstützen, angefangen bei einer Single-Core-CPU mit einem Thread bis hin zu Multi-Core- und Multi-Cluster-Konfigurationen.

„Die zunehmende Komplexität von SoC-Designs erfordert umfangreichere Prototyping-Tools“, sagte Jean-Marie Brunet, Vizepräsident und General Manager für HW-unterstützte Verifizierung bei Siemens Digital Industries Software. „Wir freuen uns, MIPS-Kunden und -Entwicklern dabei zu helfen, mit dem immer schneller werdenden Innovationstempo Schritt zu halten, indem wir leistungsstarke und skalierbare Prototyping-Lösungen anbieten, die auf ihre Anwendungsfälle zugeschnitten sind, vom IP über das Subsystem bis zum SoC.“

www.mips.com; www.siemens.com