Intel bringt Agilex FPGA für intelligente Netzwerke auf den Markt

Nov 01, 2023

Von Andy Patrizio, Network World |

Andy Patrizio ist ein freiberuflicher Technologieautor mit Sitz in Orange County, Kalifornien. Er hat für eine Vielzahl von Publikationen geschrieben, von Tom's Guide über Wired bis hin zum Dr. Dobbs Journal.

Intel hat ein feldprogrammierbares Gate-Array auf den Markt gebracht – Agilex 7 mit R-Tile – das über PCIe 5.0- und CXL-Funktionen für die Verarbeitung von Netzwerk-Workloads verfügt.

Der Agilex FPGA wird hauptsächlich in SmartNICs verwendet, die die Verarbeitung des Netzwerkverkehrs von der CPU entlasten und so CPU-Kapazität für andere Aufgaben freigeben. Intel geht davon aus, dass Agilex unter anderem in Rechenzentren, Telekommunikation und Finanzdienstleistungen eine Rolle spielt.

Agilex ist eine Weiterentwicklung der alten Stratix- und Arria-FPGA-Linien und wurde entwickelt, um Änderungen in Leistung und Funktionen widerzuspiegeln. Agilex 7 ist die zweitleistungsstärkste FPGA-Familie im Agilex-Portfolio.

Mit dieser Version hat Agilex eine große Veränderung erfahren. Die Vorgängerversion war ein PCI Express 4.0-Produkt, das auf einem Stratix 10 DX-Design mit 14 nm basierte. Diese neue Version unterstützt PCI Express 5.0 und verwendet ein Chiplet-Design, das das Silizium im 7-nm-Prozess in mehrere kleinere Chips zerlegt.

Mit dem Chiplet-Ansatz von Intel bietet Agilex 7 mit R-Tile in Kombination mit dem Anfang des Jahres angekündigten F-Tile eine Transceiver-Bandbreite von 116 Gbit/s, den bisher schnellsten Durchsatz unter Intel-FPGAs.

Es unterstützt auch Hard-IP, was bedeutet, dass Funktionen wie Speichercontroller und digitale Signalprozessoren fest im Silizium codiert sind und nicht Soft-IP, das programmiert wird. Die IP kann nicht geändert werden, aber sie ist auch viel schneller und reduziert die Entwurfszeit für die Entwicklung und Bereitstellung von Produkten.

Die R-Tile ist Teil des neuen Chiplet-Designs, bei dem die Chiplets durch eine Hochgeschwindigkeitsverbindung verbunden sind. R-Tile ist ein Begleitchip zum FPGA, der speziell Hochgeschwindigkeits-PCI-Express-Verbindungen unterstützt und sich in CPUs integrieren lässt, um Hochleistungs-Computing-Workloads zu beschleunigen.

Agilex 7 unterstützt CXL 1.1 und wird bei Auslieferung CXL 2.0-fähige CPUs der nächsten Generation unterstützen. CXL ist eine Hochgeschwindigkeitsverbindung, die eine direkte Speicher-zu-Speicher-Kommunikation für den Datenaustausch ermöglicht, ohne dass CPUs und Busse verwendet werden müssen. Intel gibt an, dass Agilex 7-Builds jetzt CXL 1.1 unterstützen und ausgewählte CLX 2.0-Funktionen unterstützen werden, bis die Validierung, Interoperabilität und Qualifizierung mit zukünftigen CPUs abgeschlossen sind.

Agilex 7 wird jetzt an OEM-Kunden ausgeliefert.

Lesen Sie als nächstes Folgendes:

Andy Patrizio ist ein freiberuflicher Journalist mit Sitz in Südkalifornien, der seit 20 Jahren über die Computerbranche berichtet und jeden x86-PC, den er jemals besaß, gebaut hat, Laptops nicht eingeschlossen.

Copyright © 2023 IDG Communications, Inc.